La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Analysis of CMOS ADC Nonlinear Input Capacitance Analyse de la capacité d'entrée non linéaire CMOS ADC

Hideyuki KOGURE, Haruo KOBAYASHI, Yuuichi TAKAHASHI, Takao MYONO, Hiroyuki SATO, Yasuyuki KIMURA, Yoshitaka ONAYA, Kouji TANAKA

  • Vues en texte intégral

    0

  • Citer

Résumé:

Cet article décrit le comportement non linéaire de la capacité d'entrée du CAN CMOS. Notre simulation SPICE, basée sur le modèle BSIM3v3, montre que la capacité d'entrée d'un CAN de type flash CMOS typique (avec un préamplificateur à paire différentielle NMOS asymétrique comme étage d'entrée) diminue à mesure que sa tension d'entrée augmente ; c'est le contraire de ce à quoi nous nous attendrions si nous considérions uniquement la non-linéarité de la capacité de la grille MOSFET. Nous avons constaté que cela peut s'expliquer par la non-linéarité de la capacité d'entrée effective totale de chaque étage amplificateur différentiel, en tenant compte non seulement de la capacité MOSFET mais également du fait que les contributions des capacités grille-source et grille-drain à l'entrée la capacité de la paire différentielle change en fonction de ses tensions d'entrée (une tension d'entrée ADC et une tension de référence). Nous discutons également des méthodes de conception permettant de réduire la valeur de la capacité d'entrée effective du CAN CMOS.

Publication
IEICE TRANSACTIONS on Electronics Vol.E85-C No.5 pp.1182-1190
Date de publication
2002/05/01
Publicisé
ISSN en ligne
DOI
Type de manuscrit
PAPER
Catégories
Circuits électroniques

Auteurs

Mots-clés

Table des matières