La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Analysis of Boron Penetration and Gate Depletion Using Dual-Gate PMOSFETs for High Performance G-Bit DRAM Design Analyse de la pénétration du bore et de l'épuisement de la grille à l'aide de PMOSFET à double porte pour une conception de DRAM G-Bit hautes performances

Norikatsu TAKAURA, Ryo NAGAI, Hisao ASAKURA, Satoru YAMADA, Shin'ichiro KIMURA

  • Vues en texte intégral

    0

  • Citer

Résumé:

Nous avons développé une méthode d'analyse de la pénétration du bore et de l'épuisement des portes en utilisant N+ et P+ PMOSFET à double porte. Un N+ Les PMOSFET à grille, qui sont immunisés contre la pénétration du bore et l'épuisement de la grille, présentaient des changements de tension de seuil et des fluctuations de P+ PMOSFET à porte fabriqués en utilisant un N identique- substrats. Nous avons montré l'importance de Vth analyse des fluctuations et a constaté que le Vth fluctuation de N+ Les PMOSFET de porte étaient négligeables, mais le Vth fluctuation de P+ Les PMOSFET de porte étaient significatifs, indiquant que le Vth fluctuation de P+ Les PMOSFET à grille étaient dominés par la pénétration du bore. Il a également été démontré, pour la première fois, que la pénétration du bore se produisait avec l'épuisement des grilles, et que l'épuisement des grilles devait être très fort pour supprimer la pénétration du bore. La méthode PMOSFET à double porte permet de sélectionner des processus de fabrication de DRAM G-bit hautes performances, robustes contre Vth fluctuation.

Publication
IEICE TRANSACTIONS on Electronics Vol.E85-C No.5 pp.1138-1145
Date de publication
2002/05/01
Publicisé
ISSN en ligne
DOI
Type de manuscrit
Special Section PAPER (Special Issue on Microelectronic Test Structures)
Catégories

Auteurs

Mots-clés

Table des matières