La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Physical Design Methodology for On-Chip 64-Mb DRAM MPEG-2 Encoding with a Multimedia Processor Méthodologie de conception physique pour l'encodage MPEG-64 DRAM 2 Mo sur puce avec un processeur multimédia

Hidehiro TAKATA, Rei AKIYAMA, Tadao YAMANAKA, Haruyuki OHKUMA, Yasue SUETSUGU, Toshihiro KANAOKA, Satoshi KUMAKI, Kazuya ISHIHARA, Atsuo HANAMI, Tetsuya MATSUMURA, Tetsuya WATANABE, Yoshihide AJIOKA, Yoshio MATSUDA, Syuhei IWADE

  • Vues en texte intégral

    0

  • Citer

Résumé:

Un encodeur DRAM MPEG-64 LSI intégré de 2 Mo sur puce avec un processeur multimédia a été développé. Pour mettre en œuvre ce LSI à grande échelle et à grande vitesse, nous avons développé le contrôle hiérarchique du biais des multi-horloges, avec vérification du timing, dans lequel le bruit de diaphonie est pris en compte, et des mesures simples prises contre la chute IR dans les lignes électriques via condensateurs de découplage. En conséquence, la performance cible de 263 MHz à 1.5 V a été atteinte et vérifiée avec succès, le bruit de diaphonie a été pris en compte et, en outre, il est devenu possible de limiter la chute IR à 166 mV dans la bande de 162 MHz. bloc d’opération.

Publication
IEICE TRANSACTIONS on Electronics Vol.E85-C No.2 pp.368-374
Date de publication
2002/02/01
Publicisé
ISSN en ligne
DOI
Type de manuscrit
Special Section PAPER (Special Issue on High-Performance and Low-Power Microprocessors)
Catégories
Conceptions de produits

Auteurs

Mots-clés

Table des matières