La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Resolution Enhancement Techniques for High-Speed Multi-Stage Pipelined ADC's Based on a Multi-Bit Multiplying DAC Techniques d'amélioration de la résolution pour les CAN pipelines multi-étages à grande vitesse basés sur un DAC multiplicateur multi-bits

Joon-Seok LEE, Se-Hoon JOO, Seung-Hoon LEE

  • Vues en texte intégral

    0

  • Citer

Résumé:

Cet article propose des techniques d'amélioration de la résolution pour les convertisseurs analogique-numérique (CAN) pipelines multi-étages à grande vitesse, basés sur un convertisseur numérique-analogique multiplicateur multi-bits/étages. Les techniques proposées augmentent la résolution du CAN et minimisent simultanément la surface de la puce, la dissipation de puissance et la complexité du circuit en supprimant la procédure de calcul au prorata du gain, qui est requise dans les CAN multi-étages calibrés numériquement conventionnels pour réduire les erreurs de gain inévitables entre les étages avec plus de deux étages calibrés. . La résolution du CAN proposé peut en outre être étendue en combinant un schéma de commutation de condensateur à rétroaction commutée conventionnel avec l'auto-étalonnage dans le domaine numérique.

Publication
IEICE TRANSACTIONS on Electronics Vol.E84-C No.8 pp.1092-1099
Date de publication
2001/08/01
Publicisé
ISSN en ligne
DOI
Type de manuscrit
PAPER
Catégories
Circuits électroniques

Auteurs

Mots-clés

Table des matières