La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

An 8b 52 MHz Double-Channel CMOS Subranging A/D Converter for DSL Applications Un convertisseur A/N à sous-gamme CMOS double canal 8b 52 MHz pour les applications DSL

Sung-Ho LEE, Jung-Woong MOON, Seung-Hoon LEE

  • Vues en texte intégral

    0

  • Citer

Résumé:

Cet article décrit un convertisseur analogique-numérique (CAN) à sous-gamme CMOS 8b 52 MHz pour les applications de boucle d'abonné numérique. L'ADC proposé, basé sur une architecture améliorée à entrelacement temporel, supprime le temps de maintien qui est généralement observé dans les ADC à sous-gamme à double canal conventionnels pour augmenter le débit de 50 %. L'ADC utilise la technique d'interpolation dans les ADC de sous-gamme back-end pour le traitement du signal résiduel afin de minimiser la zone de puce active et la consommation d'énergie. Une technique de configuration est adoptée pour réduire les décalages du comparateur induits par le plasma et la zone de puce de l'ADC. Le prototype d'ADC fabriqué et mesuré dans un processus CMOS de 0.8 µm montre des non-linéarités inférieures à 0.4 LSB et un rapport signal/bruit et distorsion de 43 dB pour une entrée de 1 MHz à une fréquence d'échantillonnage de 52 MHz avec 230 mW.

Publication
IEICE TRANSACTIONS on Electronics Vol.E84-C No.4 pp.470-474
Date de publication
2001/04/01
Publicisé
ISSN en ligne
DOI
Type de manuscrit
PAPER
Catégories
Électronique intégrée

Auteurs

Mots-clés

Table des matières