La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Techniques for Widening Lock and Pull-in Ranges and Suppressing Jitter in Clock and Data Recovery ICs--Duplicated Loop Control CDR-- Techniques pour élargir les plages de verrouillage et d'extraction et supprimer la gigue dans les circuits intégrés de récupération d'horloge et de données--CDR de contrôle de boucle dupliqué--

Keiji KISHINE, Noboru ISHIHARA, Haruhiko ICHINO

  • Vues en texte intégral

    0

  • Citer

Résumé:

Cet article décrit des techniques permettant d'élargir les plages de verrouillage et d'extraction et de supprimer la gigue dans les circuits intégrés d'horloge et de récupération de données. Il est montré théoriquement que l'utilisation d'une technique de boucle à verrouillage de phase (PLL) à commande de boucle dupliquée (DLC) permet des plages de verrouillage et d'extraction plus larges dans la récupération d'horloge et de données (CDR) sans augmenter la fréquence de coupure de la fonction de transfert de gigue. . Un circuit intégré DLC-CDR de 2.5 Gb/s fabriqué avec un processus bipolaire Si de 0.5 µm offre 2.5 fois la plage de verrouillage et 1.5 fois la plage d'attraction d'un circuit intégré CDR classique, et les caractéristiques de gigue du circuit intégré CDR fabriqué répondent à toutes les exigences. trois spécifications de gigue STM-16 dans la recommandation ITU-T G.958.

Publication
IEICE TRANSACTIONS on Electronics Vol.E84-C No.4 pp.460-469
Date de publication
2001/04/01
Publicisé
ISSN en ligne
DOI
Type de manuscrit
PAPER
Catégories
Électronique intégrée

Auteurs

Mots-clés

Table des matières