La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

An Advancing Front Meshing Algorithm Using NURBS for Semiconductor Process Simulation Un algorithme de maillage frontal avancé utilisant NURBS pour la simulation de processus de semi-conducteurs

Sangho YOON, Jaehee LEE, Sukin YOON, Ohseob KWON, Taeyoung WON

  • Vues en texte intégral

    0

  • Citer

Résumé:

Un algorithme d'extraction de surface avec NURBS a été développé pour la génération de maillage à partir des données dispersées après une simulation basée sur les cellules. La triangulation d'une surface commence par une étape de description de la géométrie le long de la limite polygonale avec plusieurs points. Dans ce travail, une surface NURBS peut être générée avec des données dispersées pour chaque surface polygonale en utilisant une approximation de surface B-spline à plusieurs niveaux. Le maillage NURBS conforme à notre algorithme représente parfaitement l'évolution de la topographie de surface sur le wafer. Un modèle de topographie alloué dynamiquement, appelé modèle d'avancement de cellule, est proposé pour résoudre un besoin de mémoire important pour la simulation numérique d'une structure complexe sur la tranche. Un condensateur de cellule DRAM cylindrique concave a été choisi pour tester les capacités de notre modèle. Un ensemble de capacités présentes dans le condensateur de la cellule et les interconnexions a été calculé avec des maillages tétraédriques tridimensionnels générés à partir de la surface NURBS sur le supercalculateur CRAY T3E. Un total de 5,475,600 130 XNUMX (XNUMX 156 270) ont été utilisées pour la simulation de régions semi-conductrices comprenant quatre condensateurs de cellules DRAM d'une dimension de 1.3 µm. 1.56 micromètre 2.7 µm . La taille de la mémoire requise est d'environ 22 Mo et le temps de simulation est de 64,082 70,078 secondes. Le nombre de nœuds pour le calcul FEM était de 395,064 XNUMX avec XNUMX XNUMX tétraèdres.

Publication
IEICE TRANSACTIONS on Electronics Vol.E83-C No.8 pp.1349-1355
Date de publication
2000/08/25
Publicisé
ISSN en ligne
DOI
Type de manuscrit
Special Section PAPER (Special Issue on 1999 International Conference on Simulation of Semiconductor Processes and Devices (SISPAD'99))
Catégories
Numérique

Auteurs

Mots-clés

Table des matières