La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A 1 V, 10.4 mW Low Power DSP Core for Mobile Wireless Use Un noyau DSP basse consommation de 1 V, 10.4 mW pour une utilisation mobile sans fil

Shoichiro KAWASHIMA, Tetsuyoshi SHIOTA, Isao FUKUSHI, Ryuhei SASAGAWA, Wataru SHIBAMOTO, Atsushi TSUCHIYA, Teruo ISHIHARA

  • Vues en texte intégral

    0

  • Citer

Résumé:

Un cœur DSP 1 V, 50 MHz et 16 bits a été développé à l'aide d'une bibliothèque Dual Vt de 0.25 µm, d'une SRAM et d'une ROM Mask taillées pour un fonctionnement en 1 V. La vitesse de base a été améliorée de 41 % grâce à un MAC alternatif et un pipeline d'exécution en 2 étapes. Un convertisseur élévateur de tension de 1.0 V à 1.5 V avec un rendement énergétique de 59 % et un convertisseur de niveau de 450 ps de 1 V à 2.5 V ont été mis en œuvre. Une nouvelle méthode d’estimation du retard de fil long a amélioré la synthèse. La consommation électrique mesurée à 0.9 V était de 8.7 mW, soit 40 % de moins que la puissance de la bibliothèque normale à 1.3 V, lorsque le micrologiciel PSI-CELP CODEC fonctionnait à 40 MHz.

Publication
IEICE TRANSACTIONS on Electronics Vol.E83-C No.11 pp.1739-1746
Date de publication
2000/11/25
Publicisé
ISSN en ligne
DOI
Type de manuscrit
Special Section PAPER (Special Issue on Low-power LSIs and Technologies)
Catégories

Auteurs

Mots-clés

Table des matières