La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Clocking Scheme for Lowering Peak-Current in Dynamic Logic Circuits Un schéma de synchronisation pour réduire le courant de crête dans les circuits logiques dynamiques

Hiroyuki MATSUBARA, Takahiro WATANABE, Tadao NAKAMURA

  • Vues en texte intégral

    0

  • Citer

Résumé:

Cet article traite d'un nouveau schéma d'horloge à faible consommation pour les circuits logiques dynamiques afin de réduire la dissipation de puissance. Bien que les schémas d'horloge conventionnels pour circuits logiques dynamiques soient principalement utilisés pour des applications à grande vitesse telles que les circuits dominos, leur courant de crête est très important en raison de la concentration de la précharge et de la décharge sur une courte période. Il est difficile pour ces systèmes d’obtenir à la fois des réductions de puissance dissipée et des performances élevées. Dans le domaine de l’ingénierie énergétique, niveler la puissance signifie diminuer la puissance de crête à crête en conservant sa quantité. Nous proposons donc un schéma de synchronisation sophistiqué nivelant la dissipation de puissance des éléments de traitement qui réduit principalement la dissipation de puissance des pilotes d’horloge. Notre schéma d'horloge proposé utilise une horloge superposée avec un contrôle de puissance à grain fin, et le courant de crête devient plus faible et la dissipation de puissance sur une courte période est nivelée sans pénalité de performance en vitesse. Le schéma proposé est appliqué à un multiplicateur matriciel de 4 bits, et les réductions de dissipation de puissance du multiplicateur et du pilote d'horloge sont mesurées par le simulateur HSPICE basé sur la technologie CMOS 0.5 µm. Il est démontré que la dissipation de puissance des pilotes d'horloge, du multiplicateur de réseau 4 bits et du total est réduite d'environ 13.2 pour cent, 2.6 pour cent et 7.0 pour cent, respectivement. En conséquence, notre schéma de synchronisation est efficace pour réduire les dissipations de puissance des pilotes d’horloge.

Publication
IEICE TRANSACTIONS on Electronics Vol.E83-C No.11 pp.1733-1738
Date de publication
2000/11/25
Publicisé
ISSN en ligne
DOI
Type de manuscrit
Special Section PAPER (Special Issue on Low-power LSIs and Technologies)
Catégories

Auteurs

Mots-clés

Table des matières