La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Single Chip Multiprocessor Integrated with High Density DRAM Un multiprocesseur monopuce intégré à une DRAM haute densité

Tadaaki YAMAUCHI, Lance HAMMOND, Oyekunle A. OLUKOTUN, Kazutami ARIMOTO

  • Vues en texte intégral

    0

  • Citer

Résumé:

Un microprocesseur intégré à la DRAM sur la même puce a le potentiel d'améliorer les performances du système en réduisant la latence de la mémoire et en améliorant la bande passante mémoire. Dans cet article, nous évaluons les performances d'un multiprocesseur monopuce intégré à la DRAM lorsque la DRAM est organisée en mémoire principale sur puce et en cache sur puce. Nous comparons les performances de cette architecture avec celles d'une puce plus conventionnelle qui ne dispose que d'un cache intégré basé sur SRAM. L'architecture basée sur DRAM avec quatre processeurs surpasse l'architecture basée sur SRAM sur les applications à virgule flottante qui sont efficacement parallélisées et disposent de grands ensembles de travail. Cette différence de performances est nettement meilleure que celle possible dans une architecture monoprocesseur basée sur DRAM, qui fonctionne à peine plus rapidement qu'une architecture basée sur SRAM sur les mêmes applications. De plus, sur les charges de travail multiprogrammées, dans lesquelles des processus indépendants sont attribués à chaque processeur dans un multiprocesseur monopuce, la large bande passante de la DRAM sur puce peut mieux gérer les conflits d'accès entre eux. Ces résultats démontrent qu'un multiprocesseur tire mieux parti de la large bande passante fournie par la DRAM intégrée qu'un monoprocesseur.

Publication
IEICE TRANSACTIONS on Electronics Vol.E82-C No.8 pp.1567-1577
Date de publication
1999/08/25
Publicisé
ISSN en ligne
DOI
Type de manuscrit
PAPER
Catégories
Circuits électroniques

Auteurs

Mots-clés

Table des matières