La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

New Test Structures for Evaluating the Scaling Limit of a Narrow U-Groove Isolation Structure Nouvelles structures de test pour évaluer la limite d’échelle d’une structure d’isolation à rainure en U étroite

Yoichi TAMAKI, Takashi HASHIMOTO

  • Vues en texte intégral

    0

  • Citer

Résumé:

Nouvelles structures de test pour évaluer la capacité d'isolement (CTS) et la tension de claquage d'isolement (BVCCO) a été développé. À l’aide de ces structures de test, nous avons examiné la limite d’échelle de la largeur et la structure des rainures en U à isolation étroite pour les LSI à grande vitesse et haute densité. Nous avons séparé la capacité CTS en deux composants, CTSS (composant inférieur) et CTSL (composant périphérique), et analysé l'effet de la structure du dispositif (largeur d'isolation et matériaux de remplissage) sur CTS. Nous avons constaté que la largeur minimale de la rainure en U d'isolation est particulièrement limitée par la capacité d'isolation accrue entre les N voisins.+ couches enterrées. La largeur minimale est d'environ 0.3 µm même lorsque SiO2 est utilisé comme matériau de remplissage. Nous avons donc développé une méthode efficace pour surmonter cette limitation. L’utilisation d’une structure à double tranchée et/ou d’un substrat SOI répond à l’exigence. Une structure à double tranchée peut réduire CTS de plus de 50 %, tandis que les substrats SOI donnent une réduction CTS, haute BVCCO, une immunité élevée aux rayons α et des étapes de processus réduites.

Publication
IEICE TRANSACTIONS on Electronics Vol.E82-C No.4 pp.612-617
Date de publication
1999/04/25
Publicisé
ISSN en ligne
DOI
Type de manuscrit
Special Section PAPER (Special Issue on Microelectronic Test Structures)
Catégories

Auteurs

Mots-clés

Table des matières