La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Megabit-Class Size-Configurable 250-MHz SRAM Macrocells with a Squashed-Memory-Cell Architecture Macrocellules SRAM 250 MHz configurables en taille mégabit avec une architecture de cellule à mémoire écrasée

Nobutaro SHIBATA, Hiroshi INOKAWA, Keiichiro TOKUNAGA, Soichi OHTA

  • Vues en texte intégral

    0

  • Citer

Résumé:

L'invention concerne des techniques à grande vitesse et à faible consommation pour des macrocellules CMOS SRAM configurables en taille de classe mégabit. Pour raccourcir le délai d'exécution de la conception, la méthodologie consistant à rapprocher neuf types de cellules foliaires est utilisée ; La programmation de via-hole à deux niveaux et le décodeur d'adresses de réseau intégré dans chaque cellule de feuille de contrôle présentent une structure de réseau de mémoire divisée. Une nouvelle architecture de cellules de mémoire écrasées utilisant une isolation par tranchée et des trous de passage empilés est proposée pour réduire les temps d'accès et la dissipation de puissance. Pour réduire le temps d'écriture des données, une architecture par ligne de bit est proposée, dans laquelle chaque ligne de bit possède un pilote d'écriture personnel. En outre, un circuit de lecture utilisant un amplificateur de détection à deux étages de type détection de courant est conçu. L'effet du schéma de lignes de bits non multiplexées pour une lecture rapide est illustré dans un résultat de simulation. Pour réduire le bruit de l'amplificateur du deuxième au premier étage dû à une boucle de rétroaction, les chemins de courant sont séparés afin de ne pas provoquer d'impédance commune. Pour confirmer les techniques décrites dans cet article, une puce de test SRAM de 1 Mo a été fabriquée avec un processus avancé CMOS/bulk de 0.35 µm. La SRAM a démontré un fonctionnement à 250 MHz avec une alimentation typique de 2.5 V. En outre, une dissipation de puissance de 100 mW a été obtenue à une fréquence de fonctionnement pratique de 150 MHz.

Publication
IEICE TRANSACTIONS on Electronics Vol.E82-C No.1 pp.94-104
Date de publication
1999/01/25
Publicisé
ISSN en ligne
DOI
Type de manuscrit
PAPER
Catégories
Électronique intégrée

Auteurs

Mots-clés

Table des matières