La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Analytical Model of Static Noise Margin in CMOS SRAM for Variation Consideration Modèle analytique de marge de bruit statique dans CMOS SRAM pour prise en compte des variations

Hirofumi SHINOHARA, Koji NII, Hidetoshi ONODERA

  • Vues en texte intégral

    0

  • Citer

Résumé:

Un modèle analytique de la marge de bruit statique (SNM) pour une SRAM CMOS 6T adapté à l'étude de l'effet du hasard Vth la variation est dérivée. Une approche en trois étapes utilisant les points caractéristiques de la courbe de transfert de l'onduleur demi-cellule est développée. Les paramètres de chaque transistor sont traités individuellement afin que leurs sensibilités soient calculables. Un nouveau modèle MOSFET en inversion modérée est proposé pour maintenir la précision, même dans les basses températures. VDD condition. La corrélation entre les calculs du modèle proposé et les simulations de circuits a été vérifiée à l'aide d'un dispositif CMOS LSTP à 90 nm. Dépendance étroitement corrélée à des paramètres tels que Vth, W rapport, et VDD ont été obtenus. Erreur maximale mesurée dans le VDD la plage de 0.6 à 1.6 V était de 16 mV (7 % du SNM typique). Enfin, les lignes directrices pour obtenir un grand SNM sont discutées dans cet article.

Publication
IEICE TRANSACTIONS on Electronics Vol.E91-C No.9 pp.1488-1500
Date de publication
2008/09/01
Publicisé
ISSN en ligne
1745-1353
DOI
10.1093/ietele/e91-c.9.1488
Type de manuscrit
PAPER
Catégories
Circuits électroniques

Auteurs

Mots-clés

Table des matières