La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Integration Architecture of Content Addressable Memory and Massive-Parallel Memory-Embedded SIMD Matrix for Versatile Multimedia Processor Architecture d'intégration de mémoire adressable par contenu et de matrice SIMD massivement parallèle intégrée à la mémoire pour processeur multimédia polyvalent

Takeshi KUMAKI, Masakatsu ISHIZAKI, Tetsushi KOIDE, Hans Jurgen MATTAUSCH, Yasuto KURODA, Takayuki GYOHTEN, Hideyuki NODA, Katsumi DOSAKA, Kazutami ARIMOTO, Kazunori SAITO

  • Vues en texte intégral

    0

  • Citer

Résumé:

Cet article présente une architecture d'intégration de mémoire adressable par contenu (CAM) et une matrice SIMD massivement parallèle intégrée à la mémoire pour construire un processeur multimédia polyvalent. La matrice SIMD massivement parallèle intégrée à la mémoire comprend 2,048 2 éléments de traitement de 2 bits, qui sont connectés par un réseau de commutation flexible, et prend en charge les opérations en série de bits et en parallèle de mots de 2,048 86 voies avec une seule commande. L'architecture matricielle SIMD s'est avérée être un meilleur moyen de traiter les types d'opérations arithmétiques répétées dans les applications multimédias. L'architecture proposée, rapportée dans cet article, exploite en plus la technologie CAM et permet donc des opérations de codage de recherche de table pipeline rapides. Étant donné que les opérations arithmétiques et de recherche de table s'exécutent extrêmement rapidement, la nouvelle architecture proposée peut réaliser un traitement de données multimédia par conséquent efficace et polyvalent. Les résultats de l'évaluation du processeur matriciel SIMD massivement parallèle amélioré par CAM proposé pour l'exemple de l'application de compression d'image JPEG fréquemment utilisée montrent que le nombre de cycles d'horloge nécessaire peut être réduit de XNUMX % par rapport à une architecture DSP mobile conventionnelle. Les performances déterminées en Mpixel/mm2 sont des facteurs 3.3 et 4.4 meilleurs qu'avec un processeur matriciel SIMD à mémoire massive parallèle sans CAM et un DSP mobile conventionnel, respectivement.

Publication
IEICE TRANSACTIONS on Electronics Vol.E91-C No.9 pp.1409-1418
Date de publication
2008/09/01
Publicisé
ISSN en ligne
1745-1353
DOI
10.1093/ietele/e91-c.9.1409
Type de manuscrit
Special Section PAPER (Special Section on Advanced Processors Based on Novel Concepts in Computation)
Catégories

Auteurs

Mots-clés

Table des matières