La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Memory-Efficient Pattern Matching with Hardware-Based Bit-Split String Matchers for Deep Packet Inspection Une correspondance de modèles économe en mémoire avec des comparateurs de chaînes à fractionnement de bits basés sur le matériel pour une inspection approfondie des paquets

HyunJin KIM, Hong-Sik KIM, Jung-Hee LEE, Jin-Ho AHN, Sungho KANG

  • Vues en texte intégral

    0

  • Citer

Résumé:

Cet article propose un moteur matériel de mise en correspondance de modèles parallèles utilisant une architecture de correspondance de chaînes à bits divisés basée sur la mémoire. Le comparateur de chaînes à fractionnement de bits proposé sépare la table de transition de la table d'état, de sorte que les transitions d'état vers l'état initial ne soient pas stockées. Par conséquent, les besoins totaux en mémoire peuvent être minimisés.

Publication
IEICE TRANSACTIONS on Communications Vol.E93-B No.2 pp.396-398
Date de publication
2010/02/01
Publicisé
ISSN en ligne
1745-1345
DOI
10.1587/transcom.E93.B.396
Type de manuscrit
LETTER
Catégories
Gestion/Exploitation du réseau

Auteurs

Mots-clés

Table des matières