La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Exploiting Packet-Level Parallelism of Packet Parsing for FPGA-Based Switches Exploiter le parallélisme au niveau des paquets de l'analyse des paquets pour les commutateurs basés sur FPGA

Junnan LI, Biao HAN, Zhigang SUN, Tao LI, Xiaoyan WANG

  • Vues en texte intégral

    0

  • Citer

Résumé:

Les commutateurs basés sur FPGA sont aujourd'hui attrayants en raison de l'équilibre entre performances matérielles et flexibilité logicielle. L'analyseur de paquets, en tant que composant fondamental des commutateurs basés sur FPGA, consiste à identifier et à extraire des champs spécifiques utilisés dans les décisions de transfert, par exemple l'adresse IP de destination. Cependant, les analyseurs traditionnels sont trop rigides pour s'adapter aux nouveaux protocoles. De plus, les FPGA ont généralement une fréquence d'horloge beaucoup plus faible et moins de ressources matérielles que les ASIC. Dans cet article, nous présentons PLANET, une architecture d'analyse parallèle programmable au niveau des paquets pour les commutateurs basés sur FPGA, permettant de surmonter ces deux limitations. Premièrement, PLANET dispose d'une programmabilité flexible pour mettre à jour les algorithmes d'analyse au moment de l'exécution. Deuxièmement, PLANET exploite fortement le parallélisme dans l'analyse des paquets pour compenser la faible fréquence d'horloge du FPGA et réduit la consommation de ressources grâce à une conception de recyclage en un seul bloc. Nous avons implémenté PLANET sur un prototype de commutateur basé sur FPGA avec des protocoles de centre de données bien intégrés. Les résultats de l'évaluation montrent que notre conception peut analyser des paquets jusqu'à 100 Gbps, ainsi que de maintenir une latence d'analyse relativement faible et moins de ressources matérielles que les propositions existantes.

Publication
IEICE TRANSACTIONS on Communications Vol.E102-B No.9 pp.1862-1874
Date de publication
2019/09/01
Publicisé
2019/03/18
ISSN en ligne
1745-1345
DOI
10.1587/transcom.2018EBP3333
Type de manuscrit
PAPER
Catégories
Systèmes de transmission et équipements de transmission pour les communications

Auteurs

Junnan LI
  National University of Defense Technology
Biao HAN
  National University of Defense Technology
Zhigang SUN
  National University of Defense Technology
Tao LI
  National University of Defense Technology
Xiaoyan WANG
  Ibaraki University

Mots-clés

Table des matières