La fonctionnalité de recherche est en construction.
La fonctionnalité de recherche est en construction.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Performance of Scalable-Distributed-Arbitration ATM Switch Supporting Multiple QoS Classes Performances du commutateur ATM à arbitrage distribué évolutif prenant en charge plusieurs classes de QoS

Eiji OKI, Naoaki YAMANAKA, Masayoshi NABESHIMA

  • Vues en texte intégral

    0

  • Citer

Résumé:

L'invention concerne un commutateur ATM à arbitrage distribué évolutif (MSDA) multi-QoS qui prend en charge à la fois un trafic à priorité élevée et faible dans le cadre de la discipline de priorité en tête de ligne. Il utilise des tampons de point de croisement et de transit, chacun constitué d'un tampon de priorité élevée et faible. Les buffers arbitrent de manière distribuée la sélection des cellules à transmettre. Le commutateur MSDA prend en charge plusieurs classes de QoS tout en offrant l'évolutivité d'un commutateur SSDA (Scalable-Distributed-Arbitration) à QoS unique décrit précédemment. Un problème survient lorsque le mécanisme de sélection de cellule basé sur le temps de retard utilisé dans le commutateur SSDA est appliqué au trafic de faible priorité : il ne peut pas atteindre l'équité en termes de débit. Ce problème est surmonté en introduisant un mécanisme de sélection de cellules basé sur un arbitre en anneau distribué à chaque point de croisement pour le trafic de faible priorité. Le tampon de transit de faible priorité à chaque point de croisement comporte des files d'attente virtuelles, une pour chaque port d'entrée supérieur. Les cellules destinées au trafic à faible priorité sont sélectionnées par arbitrage en anneau distribué parmi le tampon de point de croisement à faible priorité et ces files d'attente virtuelles. Pour le trafic hautement prioritaire, le même mécanisme de sélection de cellule basé sur le temps de retard est utilisé comme dans le commutateur SSDA. Les simulations montrent que le commutateur MSDA garantit l'équité en termes de temps de retard pour le trafic hautement prioritaire et garantit l'équité en termes de débit pour le trafic faiblement prioritaire.

Publication
IEICE TRANSACTIONS on Communications Vol.E83-B No.2 pp.204-213
Date de publication
2000/02/25
Publicisé
ISSN en ligne
DOI
Type de manuscrit
Special Section PAPER (IEICE/IEEE Joint Special Issue on Recent Progress in ATM Technologies)
Catégories
Développement de commutateurs et de systèmes ATM

Auteurs

Mots-clés

Table des matières